
把散在 TI E2E、B 站、GitHub 与行业媒体上的 F28335、先楫 HPM6P00/HPM6P41 使用记录收拢成同一套字段,每条注明型号、条件、来源与归因,供做等效评估的人自己判断能不能套到自己板上。
| 层级 | 含义 |
|---|---|
| A | 用户一手实测,型号、板卡、条件与复现过程至少写到能被人照着查 |
| B | 用户一手陈述,型号或测试条件有明显缺口 |
| C | 二手转述、市场观察或行业媒体报道,只作背景 |
| V | 厂商材料,用于核验规格与设计 |
CA-62AH8YW,并说出问题的大部分板子来自同一批。TI 工程师 Joe Prushing 的判断是这段延时用来等带隙和增益级放大器稳定,器件之间与温度之间会有差异;随后建议从 ADCREFP/M 的电容(2.2 µF 低 ESR)、ADCRESEXT 的 22 kΩ 电阻、ADC 时钟预分频是否超频这几处查起,也提醒用示波器或超长延时确认延时函数真的等了那么久。查到最后,TI 给出的下一步是把一两颗芯片走客户退货流程做失效分析。帖子里没有后续。
CA-62AH8YW 是否存在其他公开报告;5 ms→15 ms 的作用是补偿器件差异还是掩盖另一处配置问题CONT_RUN 位置成了 1,ADC 一旦启动就连续运行,而不是每次 ePWM 事件触发一次。同一条回复里还附了一份勘误——ADC 在转换时钟低于 1 MHz 时可能给出不准确的结果,温度越低越明显,采样窗口越小越容易出现,建议把 ADCCLK 开到 1 MHz 以上。他的初始化代码里 ADCCLKPS = 12、CPS = 1,落到 1 MHz 这条线上。另一位 TI 工程师 Richard Poley 补了一条顺序问题:把开中断的三行(PieCtrlRegs.PIEIER1、IER |= M_INT1、EINT)放在 for(;;) 之前,否则中断在 PWM 外设还没初始化完就被打开。帖子已锁定,发帖人没有回帖确认哪一条解决了他看到的现象。2CONT_RUN 误置),另叠加一条 ADC 低时钟勘误CONT_RUN 之外是否还有别的触发源CONT_RUN = 0,采样窗口 ACQ_PS = 10,ADC 时钟由 75 MHz 的 HSPCLK 分频而来;内核违规跑在 1.8 Vdevice_support 下是外设头文件、驱动、链接脚本和全部 C28x 例程;新建 CCS 工程时要手工加上 _common 与 include 两条头文件路径、指定 28335_RAM_lnk.cmd 或 F28335.cmd,还得删掉三个重复声明中断的源文件,其中包括 DSP2833x_SWPrioritizedDefaultIsr.c 与 DSP2833x_SWPrioritizedPieVect.c,他的原话是「别问我为什么」。TI 的 Brett Larimore 推荐 F28335 多日 workshop,同时说明它的最后更新在 2010 年;另一位 TI 工程师 Ken Schachter 说得更直接:这套 workshop 发布于 2010 年 11 月,基于 CCSv4,用新版本 CCS 打开时部分实验步骤的路径会对不上,而 F2833x 那套用的是 DSP/BIOS 而不是 TI-RTOS。这条帖子最终被标记为已解决。9hpm_adc.h 标记为弃用,转向 adc_v2,并把 BLDC FOC 例程迁到新组件上,同时整理了多个文件里的电机时钟源定义;v1.13.0(2026-09-30)在 hpm6p00evk 的板级说明里加入了 i2s 与 sdram 构型的已知问题,并修复了 hpm6pxx 的 flash/sdram 链接脚本和 ADC 周期配置的匹配。这两条更新都标 V,用来核验 SDK 变动,不作评价;对已经基于旧 ADC 组件写过电流采样代码的项目来说,这意味着这部分代码可能需要适配,实际移植工时未知,目前没有用户侧记录,不能据此推定所有项目都要重做。10hpm6pxx、hpm6p00evk)hpm_adc 迁到 adc_v2 的实际工作量,目前只有厂商记录,没有用户侧的行动记录kb.hpmicro.com
github.com
mp.weixin.qq.com
bilibili.com
github.com
bilibili.com
bilibili.com
mp.weixin.qq.com
eet-china.com
This story was produced automatically by a channel. One sentence is all it takes for Neodrop to keep producing for you.